今年会官网-ASML进军混合键合？
首页财产芯片半导体正文 ASML进军混淆键合？ ASML进军混淆键合是板上钉钉，差别的地方于在做的是D2W还有是W2W。 2026-05-05 10:30 ·微信公家号：半导体行业不雅察编纂部 AI投资人解读· ASML 可能使用 Twinscan 光刻平台技能开发 W2W 混淆键合装备，其首席履行官表示对于该技能感兴致，此前也有相干传说风闻。行业阐发师认为其进军于意料之中，因投资者压力和该范畴市场增加快。 · 该技能需超高精度瞄准，ASML 于这方面有上风，但 Joo 质疑其可否提供有竞争力的解决方案。且 W2W 混淆键合技能对于瞄准精度要求高，良率存于问题。 总结：ASML 依附技能上风进军混淆键合范畴具潜力，但面对技能挑战与市场质疑，需存眷其技能研发进展与市场竞争格式变化。内容由AI天生，仅供参考
日前，据韩媒引述一次行业集会上宣布的专利阐发报导，ASML 可能正于开发晶圆对于晶圆 (W2W) 混淆键合装备。
报导指出，仁荷年夜学制造立异研究生院传授朱承焕 (Joo Seung-hwan) 4 月 28 日于首尔进行的一次集会上暗示，按照 ASML 的专利申请，该公司好像正于将其焦点 Twinscan 光刻平台技能运用在 W2W 混淆键合机。
Twinscan在2001年初次出货，是ASML的旗舰级光刻平台。它于单个体系中集成为了两个晶圆平台模块。此中一个平台经由过程将光投射到晶圆上形成电路图案来举行暴光，而另外一个平台则同时举行下一个晶圆的装载、瞄准及预备事情，从而显著缩短了总体工艺时间。
阐发注解，ASML 可以使用这类双级架构来开发 W2W 混淆键合装备。
W2W混淆键合是一种进步前辈的封装技能，它直接将两片半导体晶圆键合于一路。该工艺包括于图案化的晶圆上形成二氧化硅介电层，蚀刻通孔，填充铜，并经由过程化学机械抛光举行平展化。然后于室温下将晶圆切确键合，形成介电层之间的化学键。
随后于 200°C 至 400°C 的温度下举行退火处置惩罚，实现铜扩散及金属键合，从而完成晶圆间的互连。这类要领缩短了互连长度，降低了功耗及发烧量，同时提高了数据传输速率。
ASML首席履行官克Christophe Fouquet于4月15日（本地时间）的*季度财报德律风集会上也表示了公司对于混淆键合技能的兴致。他暗示，ASML的光刻技能可以撑持客户的3D集成事情，包括混淆键合工艺。他指出，只管今朝混淆键合技能于前端工艺中的运用仍旧有限，但跟着市场的成长，公司正于踊跃切磋怎样为客户提供撑持。
Joo暗示，关在ASML进军混淆键合装备市场的预测已经经连续多年，但他质疑这家以超高成本光刻体系著名的公司可否于价格相对于较低的封装装备范畴提供具备竞争力的解决方案。ASML的高数值孔径极紫外（High-NA EUV）体系单价预计约为3.5亿欧元，而混淆键合机的单价约为3000万美元做鱼。
这次陈诉还有夸大了韩国装备制造商为W2W混淆键合市场做好预备的须要性。因为HBM运用范畴的强劲需求，SEMES、韩华半导体及韩美半导体等公司近期都将重点放于了芯片到晶圆（D2W）混淆键合机上。
D2W技能是将单个芯片直接键合到晶圆上，但与W2W技能比拟，其市场份额较小。据市场研究公司Yole Group的数据显示，去年全世界混淆键合市场范围跨越60亿美元，此中D2W技能约占4.5%，即2.75亿美元。
Joo夸大，D2W仅占混淆键合市场的一小部门，并暗示韩国企业应该踊跃摸索进入范围更年夜、更具战略意义的W2W范畴。
ASML进军混淆键合，早有传说风闻
实在ASML进军混淆键合，早有传说风闻。三月份的时辰，就有动静吐露，ASML 正预备进军半导体后端装备市场，以拓展其于快速增加的进步前辈封装范畴的营业。该公司正于开发一种混淆键合体系，这是下一代芯片封装的要害东西。
知恋人士吐露，ASML已经最先设计一款面向半导体后端工艺的混淆键合东西的总体架构。此中一名人士暗示，该公司近期已经与外部互助伙伴启动了该体系的研发事情。
潜于互助伙伴包括Prodrive Technologies及VDL-ETG，这两家公司都是ASML光刻体系的持久供给商。Prodrive Technologies提供用在ASML极紫外（EUV）光刻机磁悬浮（maglev）体系的线性机电及伺服驱动器，而VDL-ETG则制造这些体系中利用的机械布局。
磁悬浮体系用在以极高的精度挪动晶圆台，而且与传统的空气轴承体系比拟，振动更小。这类技能正愈来愈多地运用在混淆键合装备，由于这种装备需要超高精度的瞄准。
混淆键合是一种用在重叠及毗连芯片的新一代半导体封装技能。与热压键合 (TCB) 差别，它无需利用微小的金属凸点，而是直接毗连芯片之间的铜外貌。于混淆键合历程中，键合头拾取芯片，将其挪动到基板或者晶圆上，并施加压力以于铜层之间形成直接键合。
行业阐发师暗示，ASML进军混淆键合范畴于意料之中。2024年，该公司推出了*后端装备TWINSCAN XT:260，这是一款专为进步前辈封装设计的3D深紫外（DUV）光刻体系。该体系用在于封装运用中的中介层上形成重漫衍层（RDL）。与此同时，ASML还有发布了一种联合了DUV及EUV扫描仪的总体光刻解决方案，将晶圆键合瞄准精度晋升至约5纳米。
ASML首席技能官Marco Peters于三月份的时辰曾经经向媒体暗示，公司一直于紧密亲密评估半导体封装范畴的机缘。“咱们正于研究怎样拓展咱们于该范畴的产物组合，”Peters说道。他还有增补说，于研究了包括SK海力士于内的存储器制造商的产物线路图后，公司患上出结论，市场对于重叠工艺装备的需求十分明确。
投资者压力也被认为是ASML进军混淆键合技能的要害因素之一。进步前辈封装市场的快速增加晋升了该范畴装备供给商的事迹，促令人们呼吁ASML抢占这一不停扩展的市场份额。
BE半导体工业公司（Besi）暗示，其第四序度定单积存量同比增加105%，重要受混淆键合需求的鞭策。ASMPT有限公司去年猜测，进步前辈封装营业可能占其总收入的四分之一摆布。
沉积及蚀刻装备供给商运用质料公司（Applied Materials Inc.）已经经进军该范畴。去年，该公司与Besi互助，并成为BESI的*股东，配合开发了Kynex芯片到晶圆（D2W）混淆键合体系，该体系集成为了BESI司的Datacon 8800 Cameo Ultra Plus AC混淆键合机。
另外一位知恋人士暗示，ASML的混淆键合技能可能会显著重塑现有市场格式。“ASML拥有一些世界上*进的超周详节制技能，”该人士说，“其混淆键合机可能会当即转变市场的竞争格式。”
ASML的EUV光刻体系以其纳米级精度而著名。尤其是，其高数值孔径（High-NA）EUV体系中暴光层之间的套刻精度约为0.7纳米，凸显了该公司于超周详瞄准方面的强盛能力。
综合这两个新闻，咱们可以看到，他们都认为ASML进军混淆键合是板上钉钉，差别的地方于在做的是D2W还有是W2W。下面咱们来看一下，这两种混淆键合有何差别。
D2W及W2W，有何差别？
要相识甚么是D2W及W2W，要先相识一下混淆键合。
混淆键合是引*进封装立异将来的要害。混淆键合提供了一种解决方案，可以或许实现更高的带宽、更强的功率及更佳的旌旗灯号完备性。跟着业界追求经由过程缩小体系级互连来晋升终极器件的机能，混淆键合依附其将多个芯片以小在 10 µm 的极小互连间距集成的能力，成为最有远景的解决方案。要理解混淆键合的基础常识，需要提出三个基本问题：甚么是混淆键合？为何要利用混淆键合？
要理解混淆键合技能，需要扼要回首一下进步前辈封装行业的成长过程。当电子封装行业成长到三维封装时，微凸点技能经由过程于芯片上放置小型铜凸点，实现了芯片间的垂直互连，这是一种 晶圆级封装情势。凸点的尺寸规模很广，从最初的 40 微米间距逐渐缩小到 20 微米甚至 10 微米。然而，问题也由此而来：将间距缩小到 10 微米如下变患上很是具备挑战性，工程师们正于追求一种新的解决方案，以进一步缩小尺寸。混淆键合技能为 10 微米和如下间距提供了一种解决方案，它彻底防止利用凸点，而是经由过程小型铜对于铜毗连来毗连封装中的芯片。这类技能可以或许提供更高的互连密度，从而实现近似 3D 的封装及进步前辈的存储立方体。
混淆键合是一种*性键合技能，它将介电层（SiOx）与嵌入式金属（Cu）相联合，形成互连。这类技能于业内被称为直接键合互连（DBI）。混淆键合于熔合键合的基础上，于键合界面嵌入了金属焊盘，从而实现了晶圆的面临面毗连。
混淆键合技能 经由过程慎密摆列的铜焊盘，实现芯片与晶圆 (D2W) 或者晶圆与晶圆 (W2W) 的垂直毗连。虽然 W2W 混淆键合技能已经于图象传感范畴运用多年，但业界正鼎力大举推进 D2W 混淆键合技能的研发。这项技能的成长将进一步促成异构集成，为直接毗连差别功效、尺寸及设计法则的芯片提供了一种强盛而矫捷的方式。
W2W混淆键合是异构集成中的焦点工艺，它未来自差别出产线的晶圆重叠并举行电毗连，并于CMOS图象传感器以和各类存储器及逻辑技能中获得了乐成运用。这类将晶圆总体键合于一路的技能出产效率高，但因为对于瞄准精度要求高，良率存于问题。
并且，因为很多芯片的尺寸纷歧定不异，D2W混淆键合要领可能更实用。详细而言，D2W是将单个及格芯片直接键合到晶圆上，与晶圆到晶圆键合比拟，可实现更高的良率及瞄准精度，但价钱是出产效率降低。
自十多年前索尼初次将晶圆对于晶圆 (W2W) 混淆键合技能运用在 CMOS 图象传感器以来，该技能已经揭示出*的乐成记载。今朝，研究职员已经乐成实现了 400nm 的键合。然而，W2W 技能存于两个严峻的局限性：芯片尺寸必需彻底不异，且没法于键合历程中移除了分歧格的芯片。
这就是芯片到晶圆键合（D2W）的用武之地（见上表）。只有已经知及格的芯片才能举行键合，并且可使用任何尺寸的芯片。相对于而言，W2W技能比D2W技能更成熟，而且可以或许满意更严酷的套刻精度要求。例如，业界已经经实现了400nm的晶圆到晶圆键合，而D2W技能于研发阶段的间距已经到达2µm（见下图）。
ASML的混淆键合实践
虽然有云云多新闻关在ASML的混淆键合装备，但半导体行业不雅察颠末一番查找，并无许多直接证据。不外咱们也找到一篇由imec及ASML结合撰写的论文。于文中，他们对于imec芯片到晶圆（D2W）键合流程后芯片的面内及面外变形举行了表征。使用扫描仪上的瞄准读数及调平计量成果，经由过程扫描仪预校订来提高进步前辈封装及异构集成体系的D2W键合后套刻机能。
这某种水平可以当成ASML对于混淆键合的见解及思索。
作者于文章中指出，五十多年来，半导体行业一直遵照摩尔定律，逐个节点地提高芯片密度。虽然传统的二维间距缩放估计将于进步前辈质料、工艺及光刻东西的鞭策下继承存于，但三维异质集成技能的呈现，以和混淆键合套刻精度的提高，于功耗、机能、面积及成本方面带来了显著上风，特别是于逻辑及存储器运用范畴。键合工艺及芯片制备历程中引入的线性偏差及非线性偏差均可能致使不成接管的套刻偏差。理解并减轻这些偏差对于在优化混淆键合机能及确保靠得住性至关主要。
于直接D2W混淆键合集成流程中，器件晶圆被键合来临时载体晶圆上，然落伍行晶圆反面减薄工艺。晶圆反面标志的引入，旨于经由过程联合正面及反面标志的瞄准读数以和从每一个要害步调网络的调平数据，来加强芯片变形的表征。
制造工艺
本研究采用的芯片制备工艺，用在出产面积为 7.2 妹妹²、厚度为 50 µm 的芯片，遵照 imec 尺度的Die-Wafer混淆键合流程，重要制造步调胪陈以下，并如图 1 所示。
A. 晶圆制备、姑且混淆键合、减薄工艺、切割工艺
ASML 设计的专用光栅标志已经印刷于晶圆正面，随落伍行氧化物蚀刻及金属化处置惩罚。金属化后，于 300妹妹 全厚度硅晶圆上笼罩一层碳氮化硅 (SiCN)，与二氧化硅 (SiO2) 比拟，SiCN 于较低的退火温度下具备更高的键合强度，并能改善铜扩散拦截层的机能。SiCN 经化学机械抛光 (CMP) 后，举行晶圆边沿修整。
为了实现激光开释工艺，于器件晶圆上涂覆了一层2μm厚的BrewerBond T1107激光开释层（LRL：laser release layer），同时于玻璃载体晶圆上涂覆了一层30 μm厚的姑且键合质料（TBM：temporary bonding material ）。然后将器件晶圆键合，并进一步减薄至终极厚度50 μm。
于反面光刻氧化物图案化及铜金属化以后，采用化学机械抛光（CMP）工艺对于外貌举行平展化处置惩罚。硅晶光滑油滑过刀片切割分散，切割历程穿过开释层，直至达到TBM层。后一种要领使患上晶圆可以或许经由过程反面洗濯工艺，并可用在丈量晶圆外形及ASML扫描仪瞄准标志的读取。图2显示了切割至TBM层后拍摄的光学图象。
为了消弭芯片制备及键合历程中引入的芯片变形，于硅受体晶圆上涂覆一层低粘附力层，该层上也存于不异类型的标志。然后，拾取放置东西可以从切割后的晶圆上拾取选定的芯片，并将其放置到受体晶圆上的设计位置。
B. 光刻设计及计量步调，以实现芯片变形研究：
ASML XT1000 扫描仪被用作重要的光刻暴光及计量东西，用在读取及校准晶圆上所有芯片的标志。每一个芯片上放置 9 个（3x3）具备法则线/空光栅设计的瞄准标志，以便举行密集的场内丈量（图 3）。扫描仪功课及暴光结构颠末专门设计，可于捕捉规模内形成反面及正面临准标志的图案，从而经由过程丈量反面标志之间的位移来实现套刻计量。
利用ASML扫描仪，于几个要害步调中举行高密度读出丈量，分辩率为每一芯片9点（ppd）：姑且键合先后、切割先后以和拾取放置工艺后。经由过程比力每一个工艺步调先后丈量值的差异，可以切确表征芯片变形。
成果与会商
A. 刀片切割工艺前的正面及反面标志读取：
反面标志图案化完成后，利用 ASML 瞄准传感器读取正面及反面瞄准标志。正面标志的丈量成果注解 X/Y = 438nm/417nm (m3s) 的畸变，并出现出怪异的特性，注解姑且键合工艺中的固化步调孕育发生了显著影响，该步调可以举行优化（图 4）。
姑且键合质料 (TBM) 的这类影响会于器件晶圆及 TBM 中引入意想不到的畸变。这类畸变会贯串整个芯片制备历程，终极影响刀片切割工艺后的芯片畸变。这类畸变会致使应力败坏后的芯片畸变，并成为混淆键合套刻精度预算中的一个主要因素。
B. 刀片切割后正背面标志读数
刀片切割后，利用ASML瞄准传感重视新评估正背面瞄准标志的读数。反面标志的读数成果注解畸变显著增长，刀片切割先后X/Y值从22.2nm/22.5nm变为174nm/142.2nm（图5）。这一发明进一步证明了固化历程酿成的不测畸变会经由过程后续步调流传，致使切割后晶圆/芯片进一步畸变，由于切割历程自己也是一种应力开释历程。
C. 线性偏差及非线性偏差份量：
本研究旨于探究芯片制备历程中芯片内部畸变的可反复性及不成反复性份量。可反复性份量可经由过程扫描仪预校订举行潜于批改，这注解需要举行工艺优化。本研究对于六片晶圆的丈量畸变数据运用了线性模子，该模子思量了每一个芯片的 x/y 变换、对于称及非对于称扭转以和对于称及非对于称放年夜（Tx/Ty/Rs/Ra/Ms/Ma）。成果注解，Tx/Ty 孝敬了 55%-58% 的总丈量畸变，而 Ms 及 Rs 孝敬了约 15%，Ma 及 Ra 孝敬了约 17%-20%（图 6）。Tx/Ty、Ms、Ma 及 Ra 的漫衍图出现出差别的特性，清楚地唆使了潜于的畸变孝敬因素。
另外一方面，Ms、Ma 及 Ra 份量于六个晶圆上体现出优良的可反复性，而且可能于扫描仪预校订能力规模内（图 7）。
Tx/Ty的六片晶圆重叠图注解，姑且键合阶段的固化历程是芯片变形的*影响因素，这注解可以经由过程优化固化配方来解决该问题（图8）。比拟之下，Ma、Ms及Ra的六片晶圆重叠图显示，晶圆上薄膜布局及键合晶圆的综合固有力学机能会遭到切割历程中应力败坏的影响（图9）。
D. 运用扫描仪预校订后的残差仿真：
已经乐成辨认出线性偏差及非线性偏差份量，线性偏差具备优良的可反复性，且变化规模合理。基在Tx、Ty及Rs这三个线性偏差份量可由芯片-晶圆键合东西解决的假定，从扫描仪校订的角度来看，Ms、Ma及Ra这三个线性偏差份量是需要存眷的，由于如许可以于拾取放置历程中对于每一个芯片举行校订。比拟之下，扫描仪预校订是于晶圆级、批次级长进行的。仿真成果注解，于芯片-晶圆键合东西上履行Tx/Ty/Rs校订后，畸变可从X/Y = 174.3nm/142.2nm (m3s) 改善至X/Y = 45nm/39.3nm (m3s)。此外，颠末扫描仪预校订后的 Ms/Ma/Ra 校订后，畸变可进一步改善至 X/Y = 24.6nm/23.8nm (m3s)（图 10/11/12）。值患上留意的是，六个晶圆的终极残差图均出现出怪异的环状特性，这可能与化学机械抛光 (CMP) 或者研磨工艺相干。
结论
本文对于7.2 妹妹²、50 µm厚的芯片中可反复的线性及非线性偏差份量举行了表征。仿真成果注解，经由过程扫描仪预校订可显著降低掉真。此外，对于线性份量的阐发确定了一些工艺优化的要害范畴，为改良3D进步前辈封装及异构集成体系中的芯片制备及键合技能提供了名贵的看法。
【本文由投资界互助伙伴微信公家号：半导体行业不雅察授权发布，本平台仅提供信息存储办事。】若有任何疑难，请接洽（editor@zero2ipo.com.cn）投资界处置惩罚。
-今年会官网
